

BD

Partial Translation of Japanese Laid-Open Publication No.
2000-23067

Title of the invention: Display device and its drive method

5 [Claims]

[Claim 1] A display device comprising:

a display element including a fixed arrangement of discrete pixels;

a wobbling element for creating wobbling on a field-by-field basis on a light beam that has been gone out of the display element;

video signal generating means for generating a video signal to be supplied to the display element; and

signal processing means, provided between the video signal generating means and the display element, for increasing a difference between two fields of the video signal that has been supplied from the video signal generating means and then outputting the video signal to the display element.

[Claim 2] The display device of claim 1, wherein the signal processing means comprises field delay means for delaying the video signal for an amount of time corresponding to one field interval, and

wherein the display device subtracts the signal, which has been passed through, and delayed for one field interval by, the field delay means, from a signal, which has not been

passed through the field delay means, amplifies the difference if necessary, adds the difference amplified to the signal that has not been passed through the field delay means, and then outputs the signal with the amplified difference to the display element.

[0036]

FIG. 2 illustrates an exemplary configuration for the signal processor 100. The video signal that has been supplied from the video signal generator 11 is passed through a field delay circuit 101 and then input to an arithmetic unit 102. On the other hand, the same video signal is also directly input to the arithmetic unit 102. In response, the arithmetic unit 102 calculates the difference between these two signals. The result obtained by the arithmetic unit 102 has its gain controlled by an amplifier 103 and then the adjusted gain is added by an adder 104 to the original signal. And the resultant signal is sent out to the LCD driver 13. Where this processing is performed as digital signal processing, the field delay circuit 101 may be implemented as a field memory.

[0037]

FIG. 3 shows how the respective signal levels may be changed by this signal processor 100. The waveforms shown in FIG. 3 are obtained in a situation where the resolution is high enough and the signals have their levels changed on a field-by-field basis.

[0038]

The input signals a and e have their levels changed every field. The difference c between the current input signal a and the input signal b of the previous field and the difference g between the current input signal e and the input signal f of the previous field are calculated and then added to the original input signals a and b, respectively, thereby obtaining output signals d and h.

[0039]

10 In this manner, the signal processor 100 increases the differences in signal level between the input signals a, e and the output signals d, h on a field-by-field basis. That is to say, if there is a small variation in voltage between the input and output signals just like a variation in luminance in an intermediate luminance range where the response speed of the liquid crystal layer is low, the signal processor 100 amplifies the voltage variation to a greater value. Thus, the variation in luminance can be brought closer to a white and black variation range where the luminance changes greatly and
15 where the response speed is high. As a result, the response speed of the liquid crystal layer can be increased significantly and the wobbling effects can also be enhanced.
20

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-023067

(43)Date of publication of application : 21.01.2000

(51)Int.Cl.

H04N 5/66

G09G 3/20

G09G 3/36

(21)Application number : 10-184461

(71)Applicant : SONY CORP

(22)Date of filing : 30.06.1998


(72)Inventor : MURAYAMA YUTAKA
ENDO HIROAKI
NAGATA TAKESHI

(54) DISPLAY DEVICE AND ITS DRIVE METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the drop of a contrast which is caused by the response speed shortage in the liquid crystal of a liquid crystal projector which performs interlaced display by wobbling.

SOLUTION: A signal processing circuit 100 is provided between a video signal generation circuit 11 and an LCD driver 13 and a signal obtd. by emphasizing a level difference between fields of a video signal is supplied to each liquid crystal panel 23. The emphasis of the level difference of the video signal is performed, for instance, by calculating the difference between a signal that is delayed by a field memory and the original signal, adding the difference to the original signal, after amplifying the difference if necessary, and outputting it.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(3)

を夫々異なる位置に表示させる必要がある。垂直方向に変化の大きい解像度の高い信号では、同一画素の信号の輝度レベルがフィールド毎に大きく変化するようになる。

【0011】しかしながら、実際の液晶パネルでは、応答速度に制約があり、例えば、通常のTN（ツイステッド・ネマティック）液晶の応答速度は10〜30ms程度である。このため、信号の変化に液晶のスピードが追従できないことが有り、コントラストの低下として画質を損なってしまふ。特に、ウォープリング手段により解像度を上げるべき解像度の高い信号成分の再現性を悪くし、ウォープリングの性能を減じしてしまう。

【0012】そこで、本発明の目的は、離散的な固定画素配列を有する表示素子を備えた表示装置に、そのコントラスト低下を招くことなく、ウォープリング技術を有効に適用することからできる表示装置及びその駆動方法を提供することである。

【0013】

【課題を解決するための手段】 上述した課題を解決する本発明の表示装置は、離散的な固定画素配列を有する表示素子と、前記表示素子から出射した光ビームにフィールド周りでウォープリングを生ぜしめるウォープリング素子と、前記表示素子に印加する映像信号を生成する映像信号生成手段と、前記映像信号生成手段と前記表示素子との間に設けられ、前記映像信号生成手段から供給される前記映像信号のフィールド間の差を強調し前記表示素子に印加する信号処理手段と、を備える。

【0014】本発明において、好ましくは、前記信号処理手段が、前記映像信号を1フィールド分遅延させるフィールド遅延手段を備え、前記フィールド遅延手段を通じて1フィールド分遅延された信号を前記フィールド遅延手段を通らな信号から減算し、その結果を、必要に応じ増幅した後、前記フィールド遅延手段を通らない信号に加算して前記表示素子に対し出力するように構成されている。

【0015】前記フィールド遅延手段は、例えば、フィールドメモリにより構成することができ。

【0016】また、本発明の表示装置は、前記ウォープリング素子によりフィールド周りでウォープリングを生ぜしめられた前記光ビームを投影するスクリーンを要し備えたものであって良い。

【0017】また、本発明の表示装置の駆動方法では、離散的な固定画素配列を有する表示素子から出射した光ビームにフィールド周りでウォープリングを生ぜしめて表示する表示装置の駆動方法において、前記表示素子に印加すべき映像信号のフィールド間の差を強調して前記表示素子に印加する。

【0018】この時、好ましくは、前記映像信号を1フィールド分遅延させた信号を、遅延させない前記映像信号から減算し、その結果を、必要に応じ増幅した後、遅延

延させない前記映像信号に加算して前記表示素子に印加する。

【0019】

【発明の実施の形態】 以下、本発明を好ましい実施の形態に従って説明する。

【0020】図1に、本発明を適用した液晶プロジェクト装置の構成図を示す。

【0021】この例は3板式の液晶プロジェクト装置であり、動作回路系1と光源系2と投影系3とから主としてなる。

【0022】光源系3において、光源であるランプ20から出射した光は、2枚のダイクロイックミラー（D M）21a、21bにより、R（赤）、G（緑）、B（青）の3色に順次分離され、夫々の光が、ミラー22a、22b、22cにより導光されて、夫々の色に対応した液晶パネル23R、23G、23Bに入射する。各液晶パネル23R、23G、23Bは、例えば、ポリシリコンTFT（Thin Film Transistor）液晶パネル（以下、「p-Si TFT液晶パネル」と称することが有る。）で構成され、図示は省略するが、前後に偏光板がクロスニコルに配置されている。各液晶パネル23R、23G、23Bは、動作回路系1から送られてくる映像信号に応じた階調の表示を行う。各液晶パネル23R、23G、23Bから出射する光は、上述した偏光板により直線偏光になっている。この時、3色の光線ともその直線偏光の方向が揃うように、各液晶パネル23R、23G、23Bと上述した偏光板を配置する。夫々の液晶パネル23R、23G、23Bから出射した光は、クロスプリズム24により合成され、投影系3に送られる。

【0023】投影系3は、ウォープリング素子30を有している。このウォープリング素子30には、例えば、位相変調光学素子としてFLC（強誘電性液晶）31が、屈折率媒体として水晶板32が夫々用いられている。上述した光源系2からの光は、投影系3において、まず、ウォープリング素子30のFLC31に入射する。FLC31は、この入射光の偏光面を、映像信号におけるインターレース信号と同期して、平行と垂直とに切り換える動きをする。次の水晶板32は、FLC31から出射した出射光の偏光面に対して、異常光線の方向が垂直と平行と置かれてあるため、FLC31のスイッチ状態に応じ、垂直に面素ずらしが行われる。この時、ウォープリング素子30からの出射光は、位相変調光学素子であるFLC31によってフィールド毎にスイッチされた垂直偏光と水平偏光のままである。このフィールド毎に面素ずらしされた映像は、投影レンズ34を通り、スクリーン35上に投影される。なお、一般的に、スクリーン35は、偏光による輝度ゲイン差を持つため、フィールド毎に輝度差を生じ、これがフリッカとして検知される。このため、ウォープリング素子30の後に1/4波長板33を置くことで直線偏光を解消し、スクリーン35等にお

(4)

ける偏光によるゲイン差を解消して、フリッカを防止する。

【0024】次に、動作回路系1において、映像信号生成回路11から出力された映像信号は、本発明による信号処理回路100を経た後、LCDドライバ13に送られる。LCDドライバ13は、同期信号生成回路12で生成された同期信号に応じてタイミング生成回路14で作られたサンプリングタイミングに基づき、光源系2の各液晶パネル23R、23G、23Bを駆動する。また、FLCドライバ15は、タイミング生成回路14から送られてくるフィールド情報に基づき、投影系3におけるウォープリング素子30のFLC31を駆動する。なお、本発明による信号処理回路100の動作は後述する。

【0025】以上の構成により、インターレース信号を含む映像信号をそのまま各液晶パネル23R、23G、23Bに印加することで、インターレース構造が忠実にスクリーン35上に投影される。

【0026】次に、図5を参照して、ウォープリングの原理を簡単に説明する。

【0027】光源20からの光は液晶パネル23によって階調表示されるが、この液晶パネル23から出射する光は直線偏光である。この直線偏光の向きは、液晶パネル23の前後に貼るか又は置かれた偏光板（図示）のクロスニコルの向きで決定される。図では、垂直方向（Y方向）に偏光して光が出るような例を示した。

【0028】図5（a）に示すように、奇数フィールドの時は、液晶パネル23から出射した光は、ウォープリング素子30のFLC31のスイッチングを受けず、その

コントラスト比 = $\frac{(\text{白画素の面積})}{(\text{黒画素の面積})}$

$$\text{コントラスト比} = \frac{\int_0^{T_{\text{speed}}} \exp\left(-\frac{\ln(0.1)}{T_{\text{speed}}}\right) dt + \int_{T_{\text{speed}}}^T (1 - \exp\left(-\frac{\ln(0.1)}{T_{\text{speed}}}\right)) dt}{\int_0^{T_{\text{speed}}} (1 - \exp\left(-\frac{\ln(0.1)}{T_{\text{speed}}}\right)) dt + \int_{T_{\text{speed}}}^T \exp\left(-\frac{\ln(0.1)}{T_{\text{speed}}}\right) dt}$$

（1）：切り換え位置、T_{speed}：液晶のスピード（0→90%の時間）、
T：フィールド幅

【0034】更に、液晶スピードには、駆動電圧に対する依存性があり、特に、中間調の領域で大きく応答速度が遅くなる。例えば、白黒の変化が10〜20ms程度であるのに対し、白から中間調の灰色に対する速度は20〜50ms程度と大幅に遅くなる。

【0035】そこで、図1に示す液晶プロジェクト装置では、動作回路系1の映像信号生成回路11とLCDドライバ13との間に信号処理回路100を設けて、液晶スピードの改善、特に、中間調域でのスピードの改善を達成する。

【0036】図2に、信号処理回路100の構成例を示す。この図3は、解像度が高く、同一画素

まま液晶板32に入射する。この時、その入射光の偏光面は液晶の異常光線を含み、従って、その光は、液晶板32の異常光線の傾いている方向へ屈折し、画像シフトされる。

【0029】一方、図5（b）に示すように、偶数フィールドの時は、液晶パネル23から出射した光は、ウォープリング素子30のFLC31のスイッチングにより、その偏光面が90°回転し、直線偏光の向きが水平方向（X方向）となる。この光の偏光面は、液晶板32の水

晶の異常光線を含まず、従って、液晶板32で屈折しないまま出射される。こうして、偶数フィールドの時は、画像シフトされない。

【0030】次に、図1に示す液晶プロジェクト装置において、本発明による信号処理回路100を設けない場合の問題点を説明する。

【0031】図4に、液晶パネルの成る面素に印加する信号がフィールド毎に白黒を繰り返す場合の液晶スピードによる輝度変化の様子を模式的に示す。

【0032】この図から分かるように、液晶の輝度追従に時間がかかるため、白の期間でも実質的な輝度は低下し、黒の期間では逆に輝度が上昇する。この影響はコントラストの低下となり、コントラストが最大となるようにウォープリング素子30のFLC31の切り換えタイミングを選んでも低下は免れない。この現象は液晶の応答スピードに依存し、コントラスト比は、次の式で表される。

【0033】

【数1】

(5)

でフィールド毎に信号が変化する場合は波形動作を示している。

【0038】フィールド毎に信号レベルが変わる入力信号 a、e に対し、1フィールド前の入力信号 b、f との遅 c、g を求め、その結果を元の信号 a、e に加えて、出力信号 d、h を得る。

【0039】このように、信号処理回路 100 において、入力信号変化 a、e に対し出力信号 d、h におけるフィールド毎の信号レベル差を増大させ、液晶の応答スピードの遅い中間領域域での輝度変化に相当する小さな電圧変化の信号の場合、より大きな電圧変化に変換し、これによって、応答スピードの遅い白黒変化（輝度変化の大きな変化）の領域へ近づけ、液晶の応答スピードを大幅に改善することができ、ウォブリングの効果を高めることができる。

【0040】


【発明の効果】本発明においては、連続的な固定画面配置を有する表示素子から出射した光ビームにフィールド周期でウォブリングを生ぜしめて表示する表示装置において、表示素子に印加すべき映像信号のフィールド間の遅を強調して表示素子に印加するようにしているので、例えば、液晶等の表示素子の応答速度を高めることができ、ウォブリング時にフィールド毎に信号レベルが変化する画面のコントラスト比を改善することができる。こ

【図面の簡単な説明】
【図1】本発明の一実施形態による液晶プロジェクト装置の構成を示すブロック図である。
【図2】本発明による信号処理回路の一例を示すブロック回路図である。
【図3】図2の信号処理回路における信号変化を示す波形図である。
【図4】フィールド間での輝度変化を示すグラフである。
【図5】ウォブリングの原理を示す模式図である。


1…動作回路系、2…光源系、3…投影系、11…映像信号生成回路、12…同期信号生成回路、13…LCDドライバ、21a、21b…ダイクロイックミラー、22a…222c…ミラー、23R、23G、23B…液晶パネル、24…クロスプリズム、30…ウォブリング素子、31…FLC（液晶性液晶）、32…水晶板、33…1/4波板、34…投影レンズ、35…スクリーン、100…信号処理回路、101…フィールド遅延回路、102…演算器、103…アンプ、104…加算器

(6)


【図2】




【図3】



【図4】




【図1】



(7)

【図5】



フロントページの続き

(72)発明者 永田 雄志
東京都品川区北品川6丁目7番35号 ソニ
株式会社内

Fターム(参考) 5C006 A422 A629 AF44 BA12 BB16
BF02 BF07 BF28 EC11 FA14
FA23 FA54
5C058 AA06 AB05 BA01 BA09 BA25
BB13 BB21 BB23
5C080 AA05 AA06 AA10 BB05 DD06
DD07 DD08 EE19 EE29 EE30
JJ02 JJ04 JJ05